EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

03089548

PUBLICATION DATE

15-04-91

APPLICATION DATE

31-08-89

APPLICATION NUMBER

01225866

APPLICANT: FUJITSU VLSI LTD;

INVENTOR: KOBAYASHI SATORU;


INT.CL.

H01L 27/04

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT



ABSTRACT :

PURPOSE: To provide a semiconductor integrated circuit having small parasitic capacitance and good performance even at a high frequency while performing a reduction in size by winding a plurality of interconnections reversely to each other on a substrate, disposing them in a multilayer state, and disposing the interconnections in a zigzag manner for upper and lower layers.

CONSTITUTION: First and second interconnections 21, 22 are wound in a square state reversely to each other on an IC substrate, formed in a multilayer, so disposed as to reduce mutual superpositions, and sufficiently integrated on the board. A spiral coil 20 obtains a large inductance with an extremely small size by means of self induction by the multilayers and reduction in parasitic capacitance by zigzag interconnection, further enhances self-resonance frequency and can be used for high frequency. Radio wave concentration of the part is reduced as much as possible by adopting 45° layout avoiding 90° at four corners to improve Q characteristic.

COPYRIGHT: (C)1991, JPO& Japio

⑲ 日本 国 特 許 庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-89548

@Int.Cl.5

識別記号

庁内整理番号

@公開 平成3年(1991)4月15日

H 01 L 27/04

L 9056-5F

審査請求 未請求 請求項の数 1 (全5頁)

の発明の名称 半導体集積回路

②特 願 平1-225866

②出 願 平1(1989)8月31日

②発 明 者 深 山 実 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル エスアイ株式会社内

②発 明 者 秋 山 岳 洋 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル

エスアイ株式会社内 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴイエル

哲 愛知県春日井市高蔵寺町2丁目 エスアイ株式会社内

⑦出 願 人 富士 通 株 式 会 社 神奈川県川崎市中原区上小田中1015番地 の出 願 人 富士通ヴィエルエスア 愛知県春日井市高蔵寺町2丁目1844番2

イ株式会社

四代 理 人 弁理士 井桁 貞一 外2名

明相相

1. 発明の名称

個発

明

半導体集積回路

2. 特許請求の範囲

半導体基板上に、所定幅を有する複数の配線を 互いに逆方向に巻回するとともに、

これらの配線を巻回方向に対して多層状に配置し、

かつ各配線同士の接続はスパイラルの中心で行 い

さらに各配線はその上下層を互い違いに配置し、 該上下層の電波方向が同一となるインダクタ累子 を形成したことを特徴とする半導体集積回路。

3. 発明の詳細な説明

〔概要〕

インダクタ素子を形成する半導体集積回路に関

L.

小型化を達成しつつ所望のインダクタンスが得られて寄生容量も小さくて高周波でも性能のよい インダクタ業子となる半導体集積回路を提供する ことを目的とし、

半導体基板上に、所定幅を有する複数の配線を 互いに逆方向に巻回するとともに、これらの配線 を巻回方向に対して多層状に配置し、かつ各配線 同士の接続はスパイラルの中心で行い、さらに各 配線はその上下層を互い違いに配置し、該上下層 の電流方向が同一となるインダクタ素子を形成す るように構成する。

〔産業上の利用分野〕

本発明は、半導体集積回路に係り、詳しくは、 スパイラルコイルを内蔵したモノリシック集積回 路に関する。

モノリシックICとは、シリコンの単結晶からなる一体の石からできているICを指し、超小型回路の主流になっている。また、一般にICとは

モノリシックICをいうことが多い。

近年、各種高周波回路のIC化および小型化の 要求に伴いモノリシックIC内にスパイラルコイ ルを形成する必要が出ている。

〔従来の技術〕

従来の半導体集積回路、特に高周波回路においてインダクタンス素子(コイル)は基板(例えば、プリント基板若しくはハイブリッドIC基板)上に個別部品として取り付けられるか、あるいは基板上にマイクロストリップラインやスパイラルコイルを形成するという方法で作られている。

後者の例としては、例えば特別昭61-294 850号公報に記載のものがある。このものは、 半導体基板上に設けられた上層配線と下層配線と の間に配線層を介して強磁性体層を設けてトラン ス結合による部品を作るものであるが、強磁性体 層に接した配線のどちらか一方を用いることで、 インダクタンスを有するコイルにも使用できると している。

コイル外形:d。〔mm〕

の条件で形成されているとき、インダクタンスし は次式①で決定される。

$$L = \frac{39.4 \, a^2 \, n^2}{8 \, a + 11 \, c} \quad (n \, H) \, \dots \dots \oplus$$
但し、
$$a = \frac{d_0 - d_1}{4}$$

$$c = \frac{d_0 - d_1}{2}$$

$$n : 9 - y \otimes (n - 5 \, 程度)$$

ここで、d·, d·の単位を I C に合わせて (μ□) にすると、L は上述のように 1 / 1000程度となる。

また、ICの配線はプリント基板やハイブリッド基板の配線に比べて非常に抵抗が高く(材質と薄膜のため)、インダクタ素子として所望のインダクタンスが得難く、そのため寄生容量も大きくて性能が悪いという問題点があった。例えば、インダクタンスを大きくしようとすると、コイル配線が長くなり、電流経路も長くなって効率が悪い。

(発明が解決しようとする課題)

しかしながら、このような従来の半導体集積回路にあっては、前者の場合は、インダクタ素子の形成が上記構成によるため、ICを使用する各種高周波回路機器の小型化に障害となるという不具合がある。

一方、後者の場合はかかる不具合は解消される ものの、 I C 内にスパイラルコイルを形成する際 にコイルの半径が極めて小さくなることから、前 者のように個別部品として作る場合に比べインク クタンスが非常に小さく、約 1 / 1000程度と で所望のイングクタンスが得られず、所望の で所望のインダクタンスが得られず、所望の では結局、大型化する必要があり、例え ば高周波品として適するような極超小型のインルが I C 内に実際上はできないという問題点があ

具体的には、第5図に示すようにスパイラルコ イル1が、

ストリップ幅:W コイル内径:d , 〔mm〕

又、一般に 1 GHz 程度以上の高周波で使用されるコイルはほとんど空芯である事からしても、 磁性体をコイル内に設けた場合、使用する周波数が高いほど高周波損失が大きくなり、その結果として Q 特性が悪くなる為高周波コイルとしてはあまり適さないといった問題がある。

そこで本発明は、小型化を達成しつつ、所望のインダクタ素子が得られて寄生容量も小さくて高 周波でも性能のよいインダクタンス素子となる半 導体集積回路を提供することを目的としている。

(課題を解決するための手段)

本発明による半導体集積回路は上記目的達成のため、半導体装板上に、所定幅を有する複数の配線を互いに逆方向に巻回するとともに、これらの配線を巻回方向に対して多層状に配置し、かつ各配線同士の接続はスパイラルの中心で行い、さらに各配線はその上下層を互い違いに配置し、該上下層の電流方向が同一となるイングクク素子を形成している。

特開平3-89548 (3)

(作用)

本発明では、各多層配線の上下層間の電流方向 が同一となり、これにより、その上下層間に自己 誘導作用が生じて高インダクタンスが得られ、ま た、各上下層が互い違いに配線されることで、配 線の重なりが小さくなって寄生容量が低波する。

したがって、1 C 基板上で小型化を達成しつつ、 従来の1 C 製造技術のみを使って高周波で性能の 良いインダクタ素子が形成できる。

(原理説明)

第1、2 図は本発明の原理を説明する図である。第1図において、11 は半導体基板で、例えばP形あるいはN形の基板が用いられ、これは L C を形成するときと同じものである。12 は導電性の物質からなる第1の配線、13 は同じく第2 の配線であり、例えば幅が1(μ m)である。第1の配線12 および第2の配線13 は互いに逆方向にスパイラル状に巻回され、この例では第1の配線12 は右回りに、第2の配線13 は左回りに巻回される。

波する。したがって、従来例に比して短い電流経路で効率がよく、かつ超小型の性能のよいスパイ ラルコイルを実現することができる。

(実施例)

次に、上記原理に基づく本発明の一実施例について第3、4図を参照して説明する。第3図において第3、4図を参照して説明する。第3図において、21は第1の配線、22は第2の配線、23はコンタクト部第2の配線、22は第2の配線、第1の配線21は図示が表しているが、1の配線22は図示形状に巻直の電が、1の四階ではなくなくならに配置されている。また、2の四角は完全なりではない。第1の四路ではない。2の四角に対してはない。なお、スパイラルコイル20の大きは図示のように1、200 μα、 ℓ = 300 μα 程度であり、1 C 基板上において十分に集積化できるものである。

第1の配線12および第2の配線13はその断面を第2図に示すように、巻回方向に対して多層状に(この例では2層状に)配置され、その間には絶縁層(例えば、SiOz)14が形成されて絶縁を保っている。また、第1の配線12および第2の配線13同士の接続はスパイラルの中心部で行われ、この部分がコンタクト部15になっている。で、第1の配線12および第2の配線13はその上下方向の重なりが互い違いになるように配置され、所定の距離が保たれている。第1の配線12および第2の配線13の各端部は電流が供給される電極12a.13aとなっている。

(

以上の構成において、電極12 a、13 a の間に電 圧を供給すると、第 1 の配線12 および第 2 の配線 13の何れも第 1 図中平面方向の電波経路は同一方 向となる。このため、いわゆる上下層間に自己誘 専作用を生じて高いインダクタンスが得られ、所 望のインダクタンスを得るのが容易となる。また、 第 1 の配線12 および第 2 の配線13 が互い違いに配 置されて重なりがないため、寄生容量も格段と低

以上の構成によるスパイラルコイル20について、その作動特性を調べた結果、測定国域数500 MBZにおいて約100 nBのインダクタンス(Q特性は約3)を得た。このように、このスパイラルル20は多層による自己誘導生容量のはないがありによるによるながら約100 nBという大きなインダクタンスを得るととにがあり、高田できなインダクシスを得る。このスパイラルコングでは四段では、高田のスパイラルカングを得る。このスパイラルカングのは四段では、高田のスパイラルカンでは四段では、高田のスパイテルカンでは四段では、150 の直接中で、このでは、450 の処理にて、100 の人ははいてもよい。

第4図は第3図の構成によるスパイラルコイル20を適用した高周波回路の一例を示す図である。図中20 a ~20 c にスパイラルコイルが使用され、これらは高周波信号の伝達を抑える素子としての機能を有している。また、C , , C z はコンデンサ、T , は高周波増幅を行うトランジスタである。

特閒平3-89548 (4)

この例においてもモノリシック I C に内蔵し、増 幅回路の小型化に大きく寄与している。

なお、上述の実施例では本発明を高周波増幅回路に使用しているが、すべての集積回路内に形成し、使用することが可能である。

また、2層配線だけでなく、3層、4層等の多 層でも同一形状でスパイラルコイルを形成できる。

(発明の効果)

本発明によれば、小型化を達成しつつ、所望の インダクタンスが得られて寄生容量も小さくて高 周波で性能の良いインダクタ素子を実現すること ができる。

4. 図面の簡単な説明


第1、2図は本発明の原理を説明する図であり、 第1図はそのスパイラルコイルの構成を示す図、 第2図はそのスパイラルコイルの断面を示す図、 第3、4図は本発明に係る半導体集積回路の一 実施例を示す図であり、 第3図はそのスパイラルコイルの構成を示す図、 第4図はそのスパイラルコイルを適用した高周 波均幅回路の回路図、

第5図は従来のスパイラルコイルの構成を示す 図である。

- 11……半導体基板、
- 12、21……第1の配線、
- 13、22……第2の配線、
- 12a、13a、21a、22a……電極、
- 14……絶縁層、
- 15、23……コンタクト部、
- 20、20 a ~20 c … … スパイラルコイル。

代理 人 弁理士 井 桁 貞






11:半導体基板 12:第1の配線 13:第2の配線 12a、13a:電料

12a . 13a ·

本発明の原理を説明するスパイラルコイルの構成を示す図

第 1 図




14: 絶縁層

本発明の原理を説明するスパイラルコイルの断面を示す図


第 2 図

特開平3-89548 (5)



一実施例のスパイラルコイルの構成を示す図


第 3 図



20a、20c:スパイラルコイル

一実焼例のスパイラルコイルを適用した高周波増幅回路の回路図

第 4 図



従来のスパイラルコイルの構成を示す図

第 5 図